第1篇 集成電路工程師崗位職責(zé)

高級集成電路工程師 二、崗位職責(zé):

1、負(fù)責(zé)mems芯片cmos集成電路的設(shè)計(jì)、開發(fā);

2、參與mems芯片cmos集成電路規(guī)范的制定;

3、參與對集成電路的測試和試錯(cuò);

4、參與和協(xié)助與外協(xié)設(shè)計(jì)公司的溝通和合作;

5、提供對版圖工程師的指導(dǎo);

6、參與和ic代工廠的對接和代工服務(wù);

7、參與跟芯片控制和驅(qū)動(dòng)系統(tǒng)的對接。

三、任職資格說明:

1、電子,集成電路自動(dòng)化控制專業(yè),碩士以上學(xué)歷;

2、5年以上系統(tǒng)設(shè)計(jì)的的相關(guān)經(jīng)驗(yàn),了解驅(qū)動(dòng)電路,掌握和熟悉系統(tǒng)的設(shè)計(jì)和制作,有顯示驅(qū)動(dòng)asic和fpga經(jīng)驗(yàn)者優(yōu)先;

3、有良好的電子系統(tǒng)基礎(chǔ),團(tuán)隊(duì)合作精神,溝通能力,樂于學(xué)習(xí),責(zé)任心強(qiáng);

4、985、211院校優(yōu)先。 二、崗位職責(zé):

1、負(fù)責(zé)mems芯片cmos集成電路的設(shè)計(jì)、開發(fā);

2、參與mems芯片cmos集成電路規(guī)范的制定;

3、參與對集成電路的測試和試錯(cuò);

4、參與和協(xié)助與外協(xié)設(shè)計(jì)公司的溝通和合作;

5、提供對版圖工程師的指導(dǎo);

6、參與和ic代工廠的對接和代工服務(wù);

7、參與跟芯片控制和驅(qū)動(dòng)系統(tǒng)的對接。

三、任職資格說明:

1、電子,集成電路自動(dòng)化控制專業(yè),碩士以上學(xué)歷;

2、5年以上系統(tǒng)設(shè)計(jì)的的相關(guān)經(jīng)驗(yàn),了解驅(qū)動(dòng)電路,掌握和熟悉系統(tǒng)的設(shè)計(jì)和制作,有顯示驅(qū)動(dòng)asic和fpga經(jīng)驗(yàn)者優(yōu)先;

3、有良好的電子系統(tǒng)基礎(chǔ),團(tuán)隊(duì)合作精神,溝通能力,樂于學(xué)習(xí),責(zé)任心強(qiáng);

4、985、211院校優(yōu)先。

第2篇 集成電路ic設(shè)計(jì)工程師崗位職責(zé)、要求以及未來可以發(fā)展的方向

上班的公交ic卡，atm取錢的銀行卡，樓宇的門卡等等，在現(xiàn)代世界不可或缺，ic設(shè)計(jì)工程師就是一個(gè)從事ic開發(fā)的職業(yè)。隨著中國ic設(shè)計(jì)產(chǎn)業(yè)漸入佳境，越來越多的工程師加入到這個(gè)新興產(chǎn)業(yè)中。成為ic設(shè)計(jì)工程師所需門檻較高，往往需要有良好的數(shù)字電路系統(tǒng)及嵌入系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)，了解arm體系結(jié)構(gòu)，良好的數(shù)字信號處理、音視頻處理，圖像處理及有一定的vlsi基礎(chǔ)。

集成電路ic設(shè)計(jì)工程師崗位職責(zé)

1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫、驗(yàn)證、綜合、時(shí)序分析、可測性設(shè)計(jì)；

2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改；

3.制作ic芯片功能說明書；

4.負(fù)責(zé)芯片的開發(fā)和設(shè)計(jì)工作；

5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì)，提供技術(shù)支持；

6.及時(shí)編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料，實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。

集成電路ic設(shè)計(jì)工程師崗位要求

1.有扎實(shí)的電路基礎(chǔ)知識，有一定的集成電路工藝基礎(chǔ)，有較強(qiáng)的電路分析能力；

2.熟悉eda的電路設(shè)計(jì)、版圖設(shè)計(jì)及模擬工具；

3.熟悉模擬集成電路設(shè)計(jì)流程和設(shè)計(jì)方法；

4.熟悉模擬集成電路基本構(gòu)造模塊如adc/dac，pll，bandgap，op-amp，comparator，buffer等；

5.能夠設(shè)計(jì)相應(yīng)的集成電路；

6.具有團(tuán)隊(duì)合作能力，解決問題能力強(qiáng)。

集成電路ic設(shè)計(jì)工程師發(fā)展方向

可向以下方向發(fā)展：

1.技術(shù)經(jīng)理

2.電子技術(shù)研發(fā)工程師

3.it項(xiàng)目經(jīng)理

第3篇 集成電路設(shè)計(jì)工程師崗位職責(zé)

模擬集成電路設(shè)計(jì)工程師 南京華訊方舟通信設(shè)備有限公司 南京華訊方舟通信設(shè)備有限公司,南京華訊,南京華訊方舟,南京華訊 1、根據(jù)設(shè)計(jì)指標(biāo)設(shè)計(jì)bg、ldo、opa、comparator等基本電路;

2、根據(jù)系統(tǒng)要求參與設(shè)計(jì)pll、adc、dac、filter、vga等系統(tǒng);

3、根據(jù)電路要求配合版圖工程師完成相應(yīng)版圖的設(shè)計(jì);

4、根據(jù)電路設(shè)計(jì)結(jié)果完成設(shè)計(jì)文檔的編寫以及制定相應(yīng)的測試計(jì)劃;

5、配合測試工程師完成相應(yīng)模塊的測試,并根據(jù)測試數(shù)據(jù)進(jìn)行性能評估以及問題分析;

職位要求:

1、本科以上微電子、電子工程、電子信息等專業(yè);

2、具備兩年以上模擬集成電路設(shè)計(jì)經(jīng)驗(yàn);

3、對運(yùn)放、比較器、帶隙基準(zhǔn)等基本模塊的原理有比較深刻的認(rèn)識;

4、有pll/adc/dac/filter/ldo等模塊設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先;

5、熟悉使用cadence virtuoso集成電路設(shè)計(jì)平臺(tái);

6、良好的團(tuán)隊(duì)合作精神,工作敬業(yè)負(fù)責(zé)。

第4篇 集成電路應(yīng)用工程師崗位職責(zé)

職責(zé)描述:

1、負(fù)責(zé)芯片的驗(yàn)證和系統(tǒng)驗(yàn)證。

2、產(chǎn)品的推廣和定義。

3、協(xié)助fae解決客戶產(chǎn)品應(yīng)用問題。

任職資格:

1、微電子、電力電子、電子工程、電機(jī)等相關(guān)專業(yè)畢業(yè)。

2、2年以上電源設(shè)計(jì)或應(yīng)用經(jīng)驗(yàn),優(yōu)秀也可。

3、有單片機(jī)和fpga經(jīng)驗(yàn)優(yōu)先。

4、本科及以上學(xué)歷。

第5篇 集成電路ic工程師崗位職責(zé)

(初高級)集成電路驗(yàn)證ic dv工程師 綠芯半導(dǎo)體(廈門)有限公司 綠芯半導(dǎo)體(廈門)有限公司,綠芯 job description and responsibilities:

1) define the verification spec and plan basing on design spec

2) setup and maintain the simulation environment.

3) work with ic design engineers to complete the test vectors

4) generate the product test pattern and test pattern support

6) front-end design

職位描述和職責(zé):

1) 根據(jù)設(shè)計(jì) spec 定義 驗(yàn)證 spec,定義驗(yàn)證計(jì)劃

2) 建立和維護(hù)整個(gè)項(xiàng)目的設(shè)計(jì)仿真環(huán)境

3) 與設(shè)計(jì)工程師一起完成整個(gè)項(xiàng)目驗(yàn)證

4) 生成產(chǎn)品的測試向量并與測試工程師完成測試向量的調(diào)試

key competency requirements:

1) familiar with system verilog or system c or e language, have the transaction level ic uvm verification methodology experience.

2) familiar with the unix/linux os, and ic database setup

3) familiar with perl and shell

4) familiar with popular front-end design language and ic eda tools, for example: cadence: nc verilog, irun, specman , hal

5) solid knowledge on atpg and test pattern.

7) good communication and team work ability.

主要工作能力要求:

1) 熟悉system verilog (或 system c 或 e langurage), 要有真正的事務(wù)級驗(yàn)證工作經(jīng)驗(yàn),能獨(dú)立搭建事務(wù)級驗(yàn)證平臺(tái)

2) 熟悉unix/linux 操作系統(tǒng)和ic設(shè)計(jì)環(huán)境

3) 熟悉 perl 和 shell語言

4) 熟悉常用的前端設(shè)計(jì)語言和工具 (verilog/vhdl, nc-verilog, hal)

5) 了解atpg和測試向量知識

6) 良好的溝通能力和團(tuán)隊(duì)合作能力

education & experience required:

3+ years experience for master 5+ experience years for bachelor

碩士3年以上工作經(jīng)驗(yàn),本科5年以上工作經(jīng)驗(yàn),條件優(yōu)秀者可適當(dāng)放寬

第6篇 模擬集成電路工程師崗位職責(zé)

射頻與模擬集成電路工程師 北京御芯微科技有限公司 北京御芯微科技有限公司,御芯微 1. 微電子、電子工程類本科及以上學(xué)歷;

2. 從事rfic設(shè)計(jì)工作5年以上,能完成諸如lna、mixer、filter、pga、ad、da、pll和pa等射頻集成電路設(shè)計(jì)。有功率放大器(pa)量產(chǎn)經(jīng)驗(yàn)優(yōu)先;

3. 獨(dú)立進(jìn)行射頻電路模塊的設(shè)計(jì),其中包括電路結(jié)構(gòu)的確立、行為級和電路級的仿真。對soc芯片有一定了解,能夠配合數(shù)字工程師完成soc系統(tǒng)級建模與仿真。

4. 具備良好的射頻、模擬版圖能力,能夠獨(dú)立完成版圖工作或指導(dǎo)版圖工程師完成工作;

5. 完成設(shè)計(jì)文檔、測試方案等項(xiàng)目文件的編寫,能協(xié)助測試工程師完成芯片測試、性能評估和問題分析。

6. 對集成電路流片、封裝、測試有深入的了解,能夠在設(shè)計(jì)中對產(chǎn)品周期、成本進(jìn)行合理化控制,能對公司產(chǎn)品規(guī)劃提出合理化建議。

7. 具備良好的團(tuán)隊(duì)合作精神及技術(shù)學(xué)習(xí)能力,工作敬業(yè)負(fù)責(zé),具備較強(qiáng)動(dòng)手能力。

第7篇 半導(dǎo)體集成電路工程師崗位職責(zé)

ic layout design engineer 半導(dǎo)體集成電路版圖設(shè)計(jì)工程師 description as an ic layout design engineer at micron's shanghai design center, you will work in a highly innovative and motivated design team using state of the art memory technologies to advance dram memory design. as part of a multi-disciplinary team, you will contribute to physical layout floor plan of various memory chip circuit blocks, and perform block level layout, lvs/drc verification and using other cad tools to check layout. of course you will also work closely with micron's various design teams in us and other countries and leverage vast resources available throughout micron’s global sites. additionally, you will perform verification (lvs/drc etc) of layout to the full-chip level, and assist in project tape out. requirement -college degree (or above) in electrical engineering or other related engineering field. -3 to 5 years of ic custom layout working experience (more experienced engineers highly welcome). -proficiency with cadence oa and calibre verification tools desirable. -understanding of basic cmos circuits is a plus. -understanding of dram/flash architecture or previous memory layout experience is a plus. -english language skill in writing and speaking is a plus. -no fresh graduates will be considered. education college degree (or above) in electrical engineering or other related engineering field.

第8篇 模擬集成電路設(shè)計(jì)工程師崗位職責(zé)

崗位職責(zé):

1、負(fù)責(zé)新模擬ip的定義,仿真,設(shè)計(jì);

2、負(fù)責(zé)模擬ip的數(shù)據(jù)手冊文檔更新,編寫,維護(hù);

3、負(fù)責(zé)模擬ip的測試,評價(jià),維護(hù);

4、參與soc芯片規(guī)格定義,芯片測試和量產(chǎn)支持

5、參與電源管理方向或者audio codec方向,ic規(guī)格定義,項(xiàng)目開發(fā),芯片測試和量產(chǎn)支持

相關(guān)技能要求:

1、了解半導(dǎo)體器件物理與工藝等相關(guān)基礎(chǔ)知識;

2、能夠獨(dú)立分析并設(shè)計(jì)如下模塊或其中之一:

op;pga;osc;adc;dac;dcdc;ldo;codec等ip模塊;

3、會(huì)使用實(shí)驗(yàn)室基本測試設(shè)備進(jìn)行ip測試,評價(jià)與分析。

4、有低功耗codec設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮

5、有高速adc/dac ip設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮

6、有高精度sigma-delta adc/dac ip設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮

7、dc/dc 設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮

8、良好的文檔能力,能夠高質(zhì)量撰寫各類工作報(bào)告

9、要求具備團(tuán)隊(duì)合作精神,自我激勵(lì),能夠按進(jìn)度及計(jì)劃完成任務(wù)

第9篇 模擬集成電路版圖設(shè)計(jì)工程師崗位職責(zé)

崗位職責(zé):

1. 根據(jù)電路設(shè)計(jì), 對芯片的版圖,封裝等進(jìn)行布局, 規(guī)劃;

2. 負(fù)責(zé)完成相關(guān)電路的版圖實(shí)現(xiàn);

3. 合理應(yīng)用晶圓廠的制程,有效提升整體電路性能;

4. 配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);

能力要求:

1. 精通運(yùn)算放大器, 比較器, 鎖相環(huán), 模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的版圖設(shè)計(jì);

2. 精通esd 設(shè)計(jì)原則

3. 精通各種封裝技術(shù)者優(yōu)先

4. 熟悉半導(dǎo)體工藝流程,熟悉代工廠pdk等設(shè)計(jì)文件;

5. 有5年以上ic設(shè)計(jì)經(jīng)驗(yàn),熟練ic設(shè)計(jì)流程和eda工具;

6. 微電子、電子工程等相關(guān)專業(yè)本科或以上學(xué)歷;

第10篇 集成電路版圖設(shè)計(jì)工程師崗位職責(zé)

負(fù)責(zé)進(jìn)行版圖布局規(guī)劃。

與設(shè)計(jì)工程師進(jìn)行有效溝通,協(xié)助其查找問題,并提出合理化建議。

進(jìn)行驗(yàn)證工作。

要求:

1.本科學(xué)歷,電子、微電子等相關(guān)專業(yè);

2.2年以上相關(guān)工作經(jīng)驗(yàn);

3.了解和熟悉混合信號芯片版圖設(shè)計(jì)流程,熟練掌握calibre lvs/drc;

4.熟悉cmos工藝生產(chǎn)流程,有floorplanning經(jīng)驗(yàn);

5.熟練使用cadence布局布線工具,了解高頻、低噪聲、高對稱性等條件下的版圖設(shè)計(jì);

6.熟悉latch-up、esd、天線效應(yīng)在版圖設(shè)計(jì)中的解決方案;

7.有多次全定制ic產(chǎn)品tape-out經(jīng)驗(yàn)優(yōu)先;